Senseamplifier相关论文
设计了一个地址有效时间为5ns的32kb(2k×16位)CMOS静态随机存储器。设计中采用优化的阵列结构、分段字线译码,以达到1.75mW/MHz的低功耗;采用位线平衡技术、......
提出了一种容量可变的嵌入式同步SRAM。通过采用存储阵列的分块,敏感放大器的分级等技术,对电路的结构进行了优化。着重讨论了存储阵列的......